Der vom Fraunhofer IPMS entwickelte Prozessorkern EMSA5-FS für funktionale Sicherheit auf Basis der Open-Source-Befehlssatzarchitektur RISC-V wird durch ein weiteres wichtiges Debugging-Tool unterstützt. Mit der Integration in die Toolsets des führenden Herstellers von Mikroprozessor-Entwicklungswerkzeugen Lauterbach stehen nun zahlreiche Debug-Funktionen für den 32-Bit RISC-V Core zur Verfügung.
Weiterlesen: https://www.ipms.fraunhofer.de/de/press-media/press/2022/EMSA5-RISC-V-processor-core.html
Recht & Steuern
Das Ende des Telemediengesetzes – Der Start des Digitale-Dienste-Gesetzes
Das Telemediengesetz (TMG) wird durch das Digitale-Dienste-Gesetz (DDG) abgelöst.
